ISL8700IBZ-T เครื่องวงจรควบคุม ADJ QD SEQNCR 14N W/ANNEAL เครื่องวงจรบูรณาการ IC

ISL8700IBZ-T เครื่องวงจรควบคุม ADJ QD SEQNCR 14N W/ANNEAL

ISL 8700 ISL8701, ISL.8702 ครอบครัวของ IC ให้สี่
ความช้าการปรับผลิตเรียงลําดับระหว่างการติดตาม
ความดันทางเข้าทั้งหมดที่มีส่วนประกอบภายนอกอย่างน้อย
DSP ที่มีประสิทธิภาพสูง, FPGA, μP และระบบย่อยต่างๆ
จําเป็นต้องมีการเรียงลําดับพลังงานเข้า เพื่อการทํางานที่เหมาะสม
การเปิดตัวครั้งแรกและ ISL.870x ให้ฟังก์ชันนี้ในขณะที่
ติดตามความกระชับกระจายสําหรับความกระชับกระจายเกินและต่ํา
การปฏิบัติตาม
ISL 8700 และ ISL 8701 ใช้งานในช่วง +2.5V ถึง +24V
ระยะความกระชับกําลังเฉพาะ โดยที่ ISL8702 ใช้งาน
ระยะความแรงดันนามิติ + 2.5V ถึง + 12V
ระยะเวลาที่สามารถปรับเปลี่ยนได้จากผู้ใช้งาน จากความสอดคล้องกับความแรงดัน UV และ OV
เริ่มการเรียงลําดับผ่านตัวประกอบ extemal เมื่อใน auto start
รูปแบบและการชะลอเวลาที่ปรับได้ต่อ ENABLE ต่อไป
สัญญาณออกผ่านตัวต่อต้านภายนอก
นอกจากนี้ ISL 8702 ให้ข้อมูลสําหรับการเรียงลําดับ
การทํางานเปิดและปิด (SEQ_ EN) และสําหรับหน้าต่างความดัน
รายงานความเป็นมา (FAULT) ในช่วง +2.5V ถึง +12V
ระยะความดัน
ง่ายดายสําหรับสัญญาณเรียงลําดับมากกว่า 4 รายการ
ทั้งหมด ISL870x ให้คุณภาพปรับเหล่านี้
ด้วย BOM ภายนอกอย่างน้อย ดูรูป 1 สําหรับ
การดําเนินงาน

ลักษณะ
●ความช้าที่สามารถปรับเปลี่ยนได้
●สามารถปรับความช้าในการเริ่มต้นอัตโนมัติ
●การติดตามความกระชับกระจายที่ปรับได้
●ความดันต่ําและความดันเกิน ปรับความช้าเป็นอัตโนมัติ
ระดับการเริ่มต้น
●I/0 ตัวเลือก
ENABLE (ISL8700, ISL 8702) และ ENABLE# (ISL 8701)
SEQ_ EN (ISL8702)
●ผลิตความผิดพลาดความตึงเครียด
●ไม่มี Pb (ปฏิบัติตาม RoHS)
 

การใช้งาน
●การเรียงลําดับไฟฟ้า
●ฟังก์ชันการกําหนดเวลาของระบบ

คําอธิบายทางการทํางาน
ครอบครัว ISL 870x ของ ICs ให้บริการสี่ความช้าปรับ
ผลิตแบบเรียงลําดับขณะติดตามไฟฟ้ากระจายตัวเดียว
ในช่วงนามของ 2 5V ถึง 24V สําหรับทั้งในและภายใต้
เพียงเมื่อความกระชับกําลังไฟฟ้าเป็นสอดคล้อง
ISL 870x เริ่มการโปรแกรม A-B-C-D ติดต่อของ
ENABLE (ISL8700, ISL8702) หรือ ENABLE# (ISL 8701) การออก
ถึงแม้ว่า IC นี้มีช่วงความเบี้ยวของ 2.5V ถึง 24V (12V สําหรับ
ISL8702) มันสามารถติดตามความแรงดันใด ๆ > 1.22V
เครื่องแบ่งถ้าความดัน bias ที่เหมาะสมถูกจัดให้ด้วยวิธีอื่น
ระหว่างการใช้แรงดันเบี้ยวเบื้องต้น (VIN) ISL 8700
ISL8702 การออกกําลัง ENABLE จะถูกยึดไว้ในระดับต่ํา เมื่อ VIN = 1V โดยที่
การออก ISL8701 ENABLE# ติดตาม VIN ที่เพิ่มขึ้น
VIN > ขั้นต่ําการรีเซ็ตการเปิดระบบ VBIAS 2.0V, VIN
ติดตามความถูกต้องอย่างต่อเนื่องผ่านความแรงกดไฟเข้า
เครื่องแยกตัวต่อสู้และความกระชับกําลังบนปิน UV และ OV และ
รายงานโดยผลิต FAULT
ผลิตรังไฟฟ้า 3.5V และ 1.17V + 5% สําหรับการใช้งานภายใน
ครั้งหนึ่ง VIN > POR ครั้งหนึ่ง UV > 1.22V และมีปิน SEQ_ EN
สูงหรือเปิด, การเรียงลําดับอัตโนมัติของสี่ ENABLE
(ENABL E#) การออกเริ่มต้นเมื่อ pin TIME ชาร์จ extemal
คอนเดเซนเตอร์ที่มีแหล่งกระแสกําลัง 2.6μA ความตึงเครียดบน TIME คือ
เมื่อเทียบกับตัวเปรียบเทียบในสมอง (VτIME VTH)
input และเมื่อใหญ่กว่า VτIME VTH ISL8700, ISL8702
ENABLE_ A ถูกปล่อยให้ไปสูงผ่านการดึง extemal

resistor หรือ pull-up ใน DC/DC converter เปิดการเข้า
ตัวอย่าง. ในทางกลับกัน, ENABL E#_ _A ผลิตจะลดลงที่
คราวนี้บน ISL 8701 ความช้าเวลาที่เกิดจาก
extemal capacitor คือการประกันความสอดคล้องความแรงต่อเนื่อง
ภายในขอบเขตที่โปรแกรม
สภาพจะหยุดกระบวนการเริ่มต้น.
ออกเมื่อ VτIME_ VTH ได้ถูกตอบสนอง
เมื่อ ENABLE_ A เป็นการทํางาน (หรือปล่อยสูงบน
ISL8700, ISL 8702 หรือดึงต่ําบน ISL8701)
เริ่มต้นและการใช้ตัวต่อต้านบน TB เป็นส่วนประกอบเวลา
ความช้าจะเกิดก่อน ENABLE_ _B จะถูกเปิด
นับเริ่มต้นใหม่โดยใช้ตัวต่อต้านบน TC เป็นเวลาของมัน
องค์ประกอบสําหรับการช้าระยะเวลาแยก จนกว่า ENABLE_ _C
กระบวนการนี้ซ้ําสําหรับตัวต่อสู้ที่ TD
จบลําดับ A-B-C-D ของ ENABLE หรือ
ENABL E# การออกเวลาใด ๆ ระหว่างการเรียงลําดับถ้า OV หรือ
กรณี UV ได้รับการจดหมายทั้งหมดสี่ ENABL.
กลับไปที่สภาพรีเซ็ตทันที ISLต่ํา8700,
ISL8702 และสูงสําหรับ ISL8701
ปลดปล่อยหลังจากการเรมป์ขึ้นครั้งแรกดังนั้นรอ
ติดตามความกระชับกําลังเพื่อเริ่มต้นใหม่ เมื่อการเรียงลําดับเสร็จสิ้น
เหตุการณ์ UV หรือ OV ใด ๆ ที่ได้รับการจดหมายในภายหลังจะทําให้เกิด
การตั้งค่าใหม่ทันทีและพร้อมกันของ ENABL.E หรือ ENABLE#
ผลิต