IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Sync SRAM 3.3v วงจรบูรณาการ ICs
IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Sync SRAM 3.3v
| ISSI | |
| ประเภทสินค้า: | SRAM |
| RoHS: | รายละเอียด |
| 9 Mbit | |
| 256 k x 36 | |
| 3.1 ns | |
| 200 MHz | |
| คู่เคียง | |
| 3.465 V | |
| 3.135 วอลต์ | |
| 275 mA | |
| - 40 C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| ท่อ | |
| ยี่ห้อ: | ISSI |
| ประเภทความจํา: | SDR |
| อ่อนไหวต่อความชื้น: | ใช่ |
| จํานวนท่าเรือ: | 4 |
| ประเภทสินค้า: | SRAM |
| ซีรี่ย์: | IS61LPS25636A |
| 72 | |
| หมวดย่อย: | ความจําและการเก็บข้อมูล |
| ประเภท | ซินครอน |
| น้ําหนักหน่วย: | 00.023175 oz |
คําอธิบาย
ISSI IS61LPS/VPS25636A, IS61LPS25632A
IS64L PS25636A และ IS61LPS/VPS51218A มีประสิทธิภาพสูง
ความเร็ว, พลังงานต่ํา RAMS สถานที่ร่วม
เพื่อให้ความจําที่สามารถระเบิดได้และมีประสิทธิภาพสูง
IS61LPS/
VPS25636A และ IS64L PS25636A ได้จัดเป็น
262สูตร IS61LPS25632A คือ
จัดเป็น 262,144 คํา โดย 32 บิต
VPS51218A จัดเป็น 524,288 คํา โดย 18 บิต
ผลิตด้วยเทคโนโลยี CMOS ที่ทันสมัยของ ISST
อุปกรณ์รวมตัวนับการระเบิด 2 บิต ความเร็วสูง
SRAM หลักและความสามารถการขับขี่สูงออกในsingle
วงจรแบบโมโนลิท ทุกอินทุ้นซินครอนผ่าน
เครื่องบันทึกที่ควบคุมโดยเครื่อง single positive-edge trigger
การใส่เวลา
วงจรการเขียนเป็นภายในเวลาเองและเริ่มต้นโดย
ขอบขึ้นของการเข้านาฬิกา. เขียนวงจรสามารถ
ความกว้าง 1 ถึง 4 ไบท์ ตามที่ควบคุมโดยเครื่องควบคุมการเขียน
หมุนเข้า
ไบท์แยกกัน ทําให้สามารถเขียนไบท์แต่ละตัวได้
การเขียนไบท์จะดําเนินการโดยใช้ไบท์
write enable (BWE) input รวมไปกับ 1 หรือมากกว่า
แผนการเขียนตัวละเอียด (BWx)
Write (GW) สามารถเขียนได้ทุกไบท์พร้อมกัน
ไม่ว่าจะเป็นการควบคุมการเขียน byte.
การกระจายสัญญาณสามารถเริ่มด้วย ADSP (Address Status)
Processor) หรือ ADSC (Address Status Cache Controller)
ปินการเข้า ที่อยู่การกระจายต่อ ๆ ไปสามารถสร้าง
ภายในและควบคุมโดย ADV (ที่อยู่กระจาย
advance) ปินการเข้า
ปินโหมดใช้ในการเลือกลําดับการระเบิด หรือ
der, การกระแทกเส้นตรงได้รับเมื่อปิ้นนี้ถูกผูก LOW.
การกระแทก Interleave ได้สําเร็จเมื่อปินนี้ถูกผูกสูง
หรือปล่อยให้ลอยอยู่
ลักษณะ
●วัฏจักรการเขียนภายในที่ใช้เวลาเอง
●การควบคุมการเขียนแบบ Byte แต่ละตัว และการเขียนแบบ Global
●การควบคุมเวลา ที่อยู่ที่จดทะเบียน ข้อมูลและ
การควบคุม
●การควบคุมลําดับการระเบิดโดยใช้การใส่ MODE
●สามชิปเปิดตัวตัวเลือกสําหรับการออกลึกง่าย
โรงแรมพักผ่อนและที่อยู่ pipelining
●การเข้าและการออกข้อมูลร่วมกัน
●การปิดไฟโดยอัตโนมัติ
●ตัดการเลือกรอบเดียว
● Snooze MODE สําหรับการรอคอยพลังงานต่ํา
●JTAG การสแกนขอบเขตสําหรับแพคเกจ BGA
● การ เติม พลังงาน
LPS: VoD 3.3V 土5%, VoDa 3.3V/2.5V 土5%
VPS:VDD 2.5V土5%, VoDo 2.5V土5%
●JEDEC QFP 100 ปิน, BGA 119 ลูก, และ 165-
กล่องบอล BGA
●มีให้บริการโดยไม่ใช้หมู
