GS88036CGT-200I SRAM 2.5 หรือ 3.3V 256K x 36 9M วงจรบูรณาการ
GS88036CGT-200I SRAM 2.5 หรือ 3.3V 256K x 36 9M วงจรบูรณาการ
| เทคโนโลยี GSI | |
| ประเภทสินค้า: | SRAM |
| RoHS: | รายละเอียด |
| 9 Mbit | |
| 256 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| คู่เคียง | |
| 3.6 V | |
| 2.3 V | |
| 160 mA, 190 mA | |
| - 40 C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| ตะกร้า | |
| ยี่ห้อ: | เทคโนโลยี GSI |
| ประเภทความจํา: | SDR |
| อ่อนไหวต่อความชื้น: | ใช่ |
| ประเภทสินค้า: | SRAM |
| ซีรี่ย์: | GS88036CGT |
| 72 | |
| หมวดย่อย: | ความจําและการเก็บข้อมูล |
| ชื่อทางการค้า: | SyncBurst สิงคโปร์ |
| ประเภท | ท่อ/การไหลผ่าน |
คําอธิบาย
- ปิน FT สําหรับการทํางานของกระแสผ่านหรือท่อที่สามารถตั้งค่าโดยผู้ใช้
- ปฏิบัติการตัดการเลือกรอบเดียว (SCD)
- 2.5 V หรือ 3.3 V +10%/ ₹10% ไฟฟ้าแกน
- 2.5 V หรือ 3.3 V ไฟ I/O
- ปิน LBO สําหรับลักษณะการระเบิดแบบเส้นตรงหรือ Interleaved Burst
- ความต้านทานทางเข้าภายในบนปินโหมดอนุญาตปินโหมดลอย
- ปกติเป็น Interleaved Pipeline mode
- การทํางาน Byte Write (BW) หรือ Global Write (GW)
- วงจรการเขียนภายในที่ใช้เวลาเอง
- การปิดพลังงานอัตโนมัติสําหรับการใช้งานพกพา
- แพ็คเกจ TQFP 100 รายการตามมาตรฐาน JEDEC
- มีแพคเกจ TQFP ที่มีความจํากัดกับ RoHS
- ปิน FT สําหรับกระแสผ่านหรือท่อที่สามารถตั้งค่าโดยผู้ใช้การปฏิบัติงาน
- ปฏิบัติการตัดการเลือกรอบเดียว (SCD)
- 2.5 V หรือ 3.3 V + 10%/- 10% ไฟฟ้าแกน
- 2.5 V หรือ 3.3 V ไฟ I/O
- ปิน LBO สําหรับลักษณะการระเบิดแบบเส้นตรงหรือ Interleaved Burst
- ความต้านทานทางเข้าภายในบนปินโหมดอนุญาตปินโหมดลอย
- ปกติเป็น Interleaved Pipeline mode
- การทํางาน Byte Write (BW) หรือ Global Write (GW)
- วงจรการเขียนภายในที่ใช้เวลาเอง
- การปิดพลังงานอัตโนมัติสําหรับการใช้งานพกพา
- แพคเกจ TQFP 100 lcad ตามมาตรฐาน JEDEC
- มีแพคเกจ TQFP ที่มีความจํากัดกับ RoHS
การควบคุม
ที่อยู่, ข้อมูล I / O, ชิปเปิด (E1, E2, E3), การระเบิดที่อยู่
input การควบคุม (ADSP, ADSC, ADV) และ input การควบคุมการเขียน
(Bx, BW, GW) เป็นสิงคโรนและถูกควบคุมโดย
หน่วยเข้า clock ที่ถูกกระตุ้นด้วยขอบบวก (CK) การออกเปิด (G)
และการควบคุมการปิดพลังงาน (ZZ) เป็นการเข้าที่ไม่สมอง
วงจรสามารถเริ่มต้นด้วยการเข้า ADSP หรือ ADSC
รูปแบบการกระจาย, ที่อยู่กระจายต่อมาถูกผลิต
ภายในและถูกควบคุมโดย ADV
เคาน์เตอร์สามารถตั้งค่าให้นับได้ทั้งแบบเส้นตรงหรือ
สั่ง interleave กับการเข้า LBO (Linear Burst Order)
ไม่จําเป็นต้องใช้ฟังก์ชัน Burst ที่อยู่ใหม่สามารถบรรจุ
ในแต่ละวงจร โดยไม่ทําให้การทํางานของชิปเสื่อมลง
การไหลผ่าน/การอ่านท่อ
ฟังก์ชันของบันทึก Data Output สามารถควบคุมได้โดย
ผู้ใช้ผ่านปินโหมด FT (ปิน 14)
ปินต่ําวาง RAM ในโหมดการไหลผ่าน
ข้อมูลผลิต เพื่อเลี่ยงบันทึกผลิตข้อมูล
วาง RAM ในโหมด Pipcline สร้างการกระตุ้นการเพิ่มขึ้น
edge-triggered Data Output Register (บันทึกผลิตข้อมูลที่ถูกกระตุ้นด้วยขอบ)
SCD Pipelined อ่าน
GS88018/32/36CT เป็น SCD (Single Cycle Desclect)
SRAM แบบปายพีลีน (pipelined synchronous SRAM)
รูปแบบของ SCD SRAMs pipeline เลิกเลือก
สั่งใช้ระดับหนึ่งน้อยกว่าการอ่าน สั่งใช้ แรม SCD
เริ่มปิดการออกของตัวเองทันทีหลังจากการออก
คําสั่งถูกบันทึกไว้ในบันทึกข้อมูล
Byte Write และ Global Write
การทํางานเขียนไบท์จะดําเนินการโดยใช้ Byte Write enable
(BW) input รวมไปกับ 1 หรือหลาย byte write
สัญญาณ (Bx) นอกจากนี้, Global Write (GW)
การเขียนไบท์ทั้งหมดในเวลาเดียวกัน ไม่ว่าจะเป็น Byte Write
input การควบคุม
โหมดนอน
พลังงานต่ํา (โหมดหลับ) ได้โดยการยืนยัน
(สูง) ของสัญญาณ ZZ หรือโดยหยุดนาฬิกา (CK)
ข้อมูลในความจําจะเก็บไว้ในขณะที่อยู่ในโหมดหลับ
โลเตจเนอร์และอินเตอร์เฟซ
GS8801 8/32/36CT ใช้พลังงาน 2.5 V หรือ 3.3 V
การให้บริการทั้งหมด 3.3V และ 2.5V ร่วมกัน
พลังการออก (Vppo) จักรพินใช้ในการแยกเสียงออก
จากวงจรภายใน และเป็น 3.3V และ 25V ที่เข้ากันได้
